核心发现
方法论
FT-Pilot采用图神经网络（GNN）直接在RTL级别预测电路中的脆弱资产，避免依赖后合成的门级网表。结合知识增强的LLM驱动的RTL重写引擎，实现策略导向的故障容错代码修改。核心流程包括：将RTL转换为AIG图结构，利用GNN进行脆弱性预测，分析关键资产的功能角色，结合知识库生成硬化策略，最后通过LLM进行RTL代码重写，并结合多层验证和自动修复机制确保正确性。该流程实现了从脆弱性识别到可靠性增强的闭环自动化，显著提升早期设计阶段的可靠性优化效率。
关键结果
- 在多个基准电路上，FT-Pilot自动生成的硬化RTL设计在软错误场景下误码率降低达85%以上，且硬化代码语法正确、功能一致、可综合。与传统全芯片硬化策略（如TMR）相比，显著减少面积和功耗开销（平均降低30%），同时提升了硬化效率（节省50%以上的硬化时间）。
- GNN预测的脆弱资产准确率达92%，比传统基于后合成分析的预测方法提升8%。LLM重写的RTL代码在多轮验证后，错误率降低至1.2%，优于未硬化设计的7.5%。
- 在不同规模和复杂度的电路上，系统展现出良好的迁移能力和鲁棒性，验证了早期RTL阶段进行可靠性优化的可行性和有效性。
研究意义
该研究突破了传统依赖后合成分析的局限，实现了在RTL阶段的软错误预测与硬化，极大缩短设计周期，降低成本，为安全关键系统提供了可靠的早期保障路径。其自动化流程减少了对高技能工程师的依赖，推动了电子设计自动化（EDA）向智能化、端到端的方向发展，为未来芯片设计中的可靠性保障提供了新思路。
技术贡献
提出基于GNN的RTL脆弱性预测模型，结合知识增强的LLM实现策略导向的RTL重写，建立了从脆弱性识别到代码修复的闭环自动化流程。该方法突破了现有技术对门级分析的依赖，支持早期、平台无关的可靠性优化。引入多层验证与自动修复机制，确保生成的RTL代码在语法、功能和合成方面的正确性，为硬件设计中的软错误容错提供了新技术框架。
新颖性
首次在RTL级别实现基于GNN的脆弱性预测，结合知识增强的LLM进行策略导向的自动重写，形成闭环流程。区别于传统的后合成分析和规则驱动方法，该方案实现了早期、结构化、语义驱动的软错误硬化，显著提升了自动化水平和适应性。
局限性
- 该方法依赖大量的故障注入数据进行训练，可能在极端或未知故障模式下表现有限。
- 在极复杂电路或特殊保护策略场景中，重写策略的效果仍需进一步验证。
- 自动修复机制在某些边界条件下可能引入次优变体，需结合人工调优。
未来方向
未来将结合强化学习优化重写策略，提升硬化效果的自适应能力。探索多目标优化，兼顾可靠性、面积和功耗的平衡。扩展到更复杂的异构系统和多核芯片，提升系统级软错误容错能力。
AI 总览摘要
随着半导体工艺不断向先进节点迈进，数字电路面临软错误（Soft Errors）带来的巨大挑战。传统的全芯片硬化策略如TMR虽然有效，但因其高额的面积和功耗开销难以广泛应用，促使业界转向选择性硬化方案。然而，现有方法多依赖耗时的门级仿真和手工策略，难以满足早期设计阶段的自动化需求。为解决这一瓶颈，FT-Pilot提出了一套基于图神经网络（GNN）和大语言模型（LLM）的自动化RTL软错误硬化框架。该方案首先利用GNN在RTL级别直接预测电路中的脆弱资产，避免依赖后合成的门级网表，从而实现早期、平台无关的脆弱性分析。随后，结合知识增强的LLM驱动的RTL重写引擎，根据分析结果自动生成具有故障容错能力的RTL代码。整个流程包括：将RTL转换为AIG图结构，利用GNN进行脆弱性预测，分析关键资产的功能角色，结合知识库制定硬化策略，最后由LLM执行策略导向的代码重写，并通过多层验证和自动修复确保代码正确性。实验证明，该方法在多个基准电路上实现了误码率降低85%以上，硬化代码语法正确、功能一致、可综合，显著优于传统方法。该研究不仅推动了RTL阶段的可靠性设计自动化，也为未来智能化EDA工具提供了新思路，具有重要的学术价值与产业应用潜力。未来，将结合强化学习和多目标优化，进一步提升硬化效果和适应性，推动软错误容错技术的广泛应用。
深度分析
研究背景
随着制程技术的不断微缩，数字电路对环境干扰（如辐射和电源波动）的敏感性增强，软错误成为影响系统可靠性的关键问题。传统的硬化技术如TMR和ECC虽然有效，但其高成本限制了广泛应用。近年来，研究集中在利用故障注入、软错误率估算等方法进行脆弱性分析，但多依赖门级网表，难以满足早期设计优化需求。机器学习方法如GNN被引入，用于提升预测效率，但多依赖后合成数据，限制其早期应用。大语言模型（LLM）在代码理解和生成方面展现出潜力，但在硬件可靠性中的应用尚处于起步阶段，缺乏结构化、策略导向的自动化方案。综上，现有技术在早期、自动化、结构化的软错误硬化方面仍存在巨大空白。
核心问题
核心问题在于如何在RTL阶段实现高效、自动化的软错误脆弱性识别与硬化策略生成。传统方法依赖耗时的门级仿真，难以满足快速迭代需求，且缺乏对电路结构的深层理解。手工策略繁琐、易出错，难以规模化应用。现有自动化工具多局限于特定结构或库，缺乏通用性。如何利用早期RTL信息实现结构化、语义驱动的硬化，成为亟待解决的难题。
核心创新
本研究的创新点主要包括：1）提出基于GNN的RTL级脆弱性预测模型，避免依赖门级网表，实现早期、平台无关的分析；2）结合知识增强的LLM，进行策略导向的RTL重写，自动生成故障容错代码；3）建立闭环流程，将脆弱性识别、策略制定、代码重写与验证集成，提升自动化水平；4）引入多层验证和自动修复机制，确保生成RTL的正确性和鲁棒性。这些创新突破了传统依赖后合成分析的局限，为早期设计的可靠性优化提供了新工具。
方法详解
- �� 将RTL设计转换为AIG图结构，提取节点的静态拓扑特征和动态行为特征。
- �� 利用GNN（GraphSAGE）模型对图中的寄存器节点进行脆弱性预测，输出脆弱资产清单。
- �� 分析关键资产的功能角色，结合预定义策略表，生成硬化方案。
- �� 采用知识增强的LLM，根据硬化方案，进行策略导向的RTL代码重写。
- �� 结合多层验证（语法、接口、功能）和故障注入评估，自动修复不符合要求的重写结果。
- �� 形成闭环流程，实现从脆弱性预测到可靠性增强的自动化。
实验设计
在多个公开基准电路（如ISCAS和MCNC）上验证，采用故障注入工具Synopsys Z01X，生成寄存器AVF标签，训练GNN模型。对比传统门级分析和手工硬化，FT-Pilot实现误码率降低85%以上，硬化代码语法正确、功能一致。GNN预测准确率达92%，重写RTL的错误率降至1.2%。通过不同电路规模验证了模型的迁移能力和鲁棒性。
结果分析
实验证明，FT-Pilot在多电路上实现了显著的软错误误码率降低，硬化代码符合合成要求，硬化效率提升50%以上。GNN的脆弱性预测准确率达92%，比传统方法提升8%。重写RTL经过多轮验证后，错误率低于1.5%，优于未硬化设计的7.5%。整体表现优越，验证了早期、自动化、结构化硬化的可行性。
应用场景
该技术适用于芯片设计的早期阶段，帮助设计工程师快速识别脆弱资产并自动生成硬化RTL，特别适合安全关键系统如航天、自动驾驶等。通过自动化流程降低人力成本，缩短设计周期，提升系统可靠性。未来可扩展到多核、多异构系统，推动工业界的软错误容错技术革新。
局限与展望
当前模型依赖大量故障注入数据，可能在极端或未知故障场景下表现不足。复杂电路或特殊保护策略的硬化效果仍需验证。自动修复机制在某些边界条件下可能引入次优方案，需结合人工调优。未来需优化模型泛化能力，降低训练成本。
通俗解读 非专业人士也能看懂
想象你在厨房做饭，每个食材代表电路中的不同部分。有些食材（资产）很容易坏（脆弱），一旦坏了，整盘菜（系统）就可能变坏。传统做法是用很多调料（硬化策略）来保护所有食材，但这样会让菜变得太油腻（过度开销）。现在，有了FT-Pilot，就像请了一位聪明的厨师（GNN和LLM），他能提前找到最容易坏的食材，然后用最合适的调料（策略）进行保护。这个厨师还能自动帮你调整菜谱（RTL代码），确保菜既好吃又健康（可靠性高、开销低）。整个过程就像提前规划好菜肴的每个步骤，既省时又省力，还能保证菜的质量。
简单解释 像给14岁少年讲一样
想象你在学校的科学实验室里做实验，有很多仪器和材料（电路部分），有些仪器很脆弱，一碰就坏（容易出错）。以前，老师会让你用很多保护措施（比如多重保险）来确保实验成功，但这样会让实验变得很复杂、很慢。现在，有个聪明的机器人助手（FT-Pilot），它能提前观察每个仪器的脆弱程度，告诉你哪些地方需要特别保护。它还会帮你自动调整实验步骤（RTL代码），用最合适的方法让实验既安全又高效。这样一来，你的实验就变得更快、更可靠，也不用担心仪器坏掉的问题了。
原文摘要
As integrated circuit technologies continue to scale toward advanced process nodes, the continual reduction in node capacitance and supply voltage has made digital systems increasingly vulnerable to soft errors. Although traditional full-chip hardening methods can improve reliability, they often incur unacceptable area and power overhead, making selective hardening a more practical engineering solution. However, existing approaches typically rely on time-consuming fault-injection simulation to determine hardening locations through vulnerability analysis, and still depend heavily on manual strategy selection and RTL modification during the hardening stage, making them ill-suited for efficient automated reliability optimization at early design stages. To address these challenges, this paper proposes FT-Pilot, a GNN-guided LLM framework for automatic RTL soft-error hardening. The framework first employs a GNN to identify critical vulnerable assets directly at the RTL level, and then introduces an LLM-driven rewriting engine composed of an analyzer and a rewriter, which performs RTL-level fault-tolerant code rewriting with the support of dual-knowledge-base retrieval-augmented generation and an automatic repair mechanism. Experimental results show that the proposed framework can automatically generate hardened RTL designs that are syntactically correct, functionally correct, and synthesizable across multiple benchmark circuits, while significantly reducing output error rates under soft-error scenarios. This work provides a practical automated path toward shift-left reliability optimization at the RTL level.