SupraSNN: Exploiting Synapse-Level Parallelism in Spiking Neural Network Accelerators through Co-Optimized Mapping and Scheduling
SupraSNN通过引入超标量架构实现突触级别的高并行，采用映射和调度优化，FPGA上达成MNIST 93.44%准确率，延迟149μs，能耗0.025mJ。
核心发现
方法论
本文提出一种结合硬件与软件的协同设计框架，将突触事件视作微操作，借鉴超标量微架构思想，设计SupraSNN架构。架构由多播树、合并树、突触处理单元和神经元单元组成，通过物理解耦突触和神经计算，实现突触层的高并行。映射策略考虑存储约束，启发式调度优化突触执行顺序，最大化吞吐和资源利用。FPGA实现验证了在MNIST和SHD数据集上的优越性能，显著降低延迟和能耗。
关键结果
- 在MNIST数据集上，SupraSNN实现了149μs的推理延迟，能耗为0.025mJ/图像（0.276nJ/突触），比前代FPGA加速器降低47.6%的延迟，能效提升5.6倍。
- 在Spiking Heidelberg Dataset（SHD）上，采用循环网络结构，达到1.41ms延迟，能耗0.77mJ/样本，表现出良好的时间效率和能耗比。
- 架构通过突触级别的调度和映射，有效支持非结构化稀疏性和复杂连接拓扑，提升了硬件利用率和吞吐能力。
研究意义
该研究突破了SNN硬件的瓶颈，将突触层的高并行性转化为实际硬件性能提升，推动神经形态计算向更大规模、更高效率发展。其创新的映射调度框架解决了复杂拓扑下的资源分配与结果合并难题，为未来高性能、低能耗神经网络硬件设计提供了新思路。此架构不仅适用于视觉任务，也扩展到时序和循环网络，为多领域应用提供硬件基础，具有深远的产业和学术影响。
技术贡献
本文提出的SupraSNN架构借鉴超标量微架构思想，首次在突触层实现大规模并行，通过多播树和无缓冲合并树实现高效同步。结合硬件-软件协同映射策略，有效解决了稀疏连接和非结构化数据带来的资源分配问题。FPGA实现验证了架构的可行性和优越性，显著优于现有FPGA SNN加速器，展示了突触级别微操作调度的潜力，为神经形态硬件提供了新的设计范式。
新颖性
该工作首次将超标量微架构思想引入SNN硬件设计，突破了传统突触-神经耦合结构的限制，实现突触操作的高并行调度。提出的多播树和无缓冲合并树创新性地解决了复杂拓扑下的同步和合并问题，显著提升了硬件吞吐和能效。这在现有研究中尚属首例，为神经形态硬件的可扩展性和灵活性树立了新标杆。
局限性
- 架构设计主要针对FPGA实现，硬件资源依赖较高，迁移到ASIC或其他平台仍需优化。
- 在极端稀疏或复杂连接拓扑下，调度和映射的复杂度可能增加，影响实时性和能耗表现。
- 目前主要验证在视觉和时序任务，其他类型的SNN模型（如深层循环网络）还未充分测试，适应性有待验证。
未来方向
未来将探索ASIC定制化实现以降低成本和能耗，扩展支持更复杂的网络拓扑和学习机制，结合动态调度策略提升适应性。同时，计划引入自适应映射算法，优化不同任务和数据集的性能表现，推动架构向更大规模和多任务场景扩展。
AI 总览摘要
神经形态计算作为模仿大脑神经元工作方式的前沿技术，近年来受到广泛关注。传统的SNN硬件设计多局限于串行或粗粒度并行，难以充分发挥突触层的潜在高吞吐能力。本文提出的SupraSNN架构借鉴超标量微架构思想，创新性地将突触操作视作微操作单元，实现突触层的高并行调度。通过多播树高效分发突触事件，结合无缓冲合并树同步合并突触贡献，架构在FPGA上实现了极低延迟和能耗，验证了在MNIST和SHD数据集上的优越性能。具体而言，在MNIST任务中，SupraSNN达到了149μs的推理延迟和0.025mJ/图像的能耗，优于现有FPGA加速器近一倍的能效提升。在时序任务中，循环网络结构实现了1.41ms的延迟和0.77mJ/样本的能耗，展现出良好的时间效率。该架构的核心创新在于突触级别的调度和映射策略，有效支持非结构化稀疏性和复杂连接拓扑，为神经形态硬件的可扩展性提供了新路径。未来，结合ASIC实现和动态调度，将推动神经形态硬件迈向更大规模、更高效率的应用场景。这项工作不仅在学术上开辟了新思路，也为工业界实现低能耗高性能神经网络硬件提供了重要技术基础。
深度分析
研究背景
神经形态硬件的发展经历了从模拟到数字的演变，旨在实现更高的能效和更强的适应性。早期代表如TrueNorth、Loihi采用模拟和混合信号技术，解决了能耗和规模瓶颈，但存在可扩展性和可调试性不足的问题。数字神经形态硬件如SpiNNaker、ODIN提供了更好的可编程性和可扩展性，但在处理复杂拓扑和稀疏连接时仍面临资源利用率低和吞吐受限的挑战。近年来，研究重点转向如何实现突触层的高并行，支持非结构化稀疏性和复杂连接。传统方法多采用串行或粗粒度的并行策略，难以满足大规模、多任务的需求。本文在此基础上，提出突触级别的微操作调度，结合硬件映射和调度优化，突破了现有技术的瓶颈，为未来神经形态硬件提供了新的设计范式。
核心问题
现有数字SNN硬件多采用突触-神经耦合设计，限制了突触层的并行能力。突触操作的高频率和复杂性与神经状态更新的低频率形成不对称，导致硬件资源浪费和吞吐瓶颈。此外，复杂连接拓扑和非结构化稀疏性增加了调度和映射的难度，传统硬件难以高效支持多样化任务。如何在保证硬件资源有限的情况下，实现突触操作的高并行调度，同时确保神经状态更新的确定性，成为关键难题。这不仅影响到硬件的性能，还限制了SNN在实际应用中的规模和效率。
核心创新
核心创新包括：1）引入超标量思想，将突触操作视作微操作，支持突触层的高并行调度；2）设计多播树结构，避免全局广播的能耗浪费，实现稀疏突触事件的高效分发；3）开发无缓冲合并树，确保突触贡献的同步合并，避免传统队列和锁带来的瓶颈；4）结合硬件-软件协同映射策略，优化突触任务的分配，支持复杂拓扑和稀疏性。此架构突破了传统突触-神经耦合的限制，显著提升了硬件吞吐和能效，为大规模、复杂连接的SNN硬件实现提供了新路径。
方法详解
- �� 设计超标量架构，将突触事件作为微操作，分发到多个突触处理单元（SPU）；
- �� 构建多播树（MC Tree），利用O(N)比特流实现突触事件的高效分发，避免全局广播的能耗；
- �� 设计无缓冲合并树（ME Tree），同步合并所有SPU的突触贡献，确保神经状态的确定性；
- �� 采用硬件-软件协同映射策略，将稀疏连接和复杂拓扑划分到不同SPU，平衡存储和计算负载；
- �� 在FPGA上实现架构，验证在MNIST和SHD数据集上的性能，调节调度策略以适应不同稀疏性和连接复杂度。
实验设计
实验采用MNIST和SHD两个数据集，MNIST用于评估视觉识别能力，SHD用于时序任务。基线对比包括传统串行SNN加速器和现有FPGA方案。指标主要包括推理延迟、能耗、资源利用率和吞吐能力。通过调节突触稀疏率和连接拓扑，验证架构在不同场景下的适应性。采用启发式调度算法优化突触操作顺序，结合硬件映射策略，最大化资源利用和吞吐。实验结果显示，SupraSNN在MNIST上实现了149μs延迟和0.025mJ能耗，远优于对比方案；在SHD上实现1.41ms延迟和0.77mJ能耗，表现出良好的时间效率和能效比。
结果分析
架构在MNIST任务中显著降低了推理延迟，能耗比传统方案减少近一半，能效提升5.6倍，验证了突触级别调度的有效性。在复杂时序任务中，架构支持大规模连接和稀疏性，达到1.41ms延迟，能耗0.77mJ/样本，显示出优异的时间和能量效率。调度策略的优化使得硬件资源得到充分利用，支持非结构化稀疏连接和复杂拓扑结构，极大提升了硬件的可扩展性和适应性。整体而言，架构在保持高性能的同时，有效降低了能耗，为神经形态硬件的实际应用提供了坚实基础。
应用场景
该架构适用于高性能神经形态处理器，尤其在视觉识别、时序分析和机器人感知等场景中。其突触级别的高并行能力支持大规模稀疏连接和复杂拓扑，满足未来智能硬件对低延迟和低能耗的需求。需要配合高效的映射和调度软件，确保硬件资源的最大化利用。未来还可结合在线学习和自适应调度，拓展到更复杂的任务和多模态数据处理，推动神经形态硬件在工业、医疗和自动驾驶等领域的广泛应用。
局限与展望
目前架构主要在FPGA平台验证，硬件资源依赖较大，迁移到ASIC或其他平台需进一步优化。复杂拓扑和极端稀疏连接可能增加调度复杂度，影响实时性和能耗表现。还未充分验证在深层循环网络或多任务场景中的适应性，未来需解决动态调度和学习机制的集成问题。此外，硬件设计复杂度较高，开发成本和调试难度较大，也限制了其快速推广。
通俗解读 非专业人士也能看懂
想象你在一个大型工厂里工作，工厂每天都要处理大量的订单。以前，工厂的机器都是一台一台地工作，效率很低，订单堆积如山。现在，工厂引入了一套新系统，把订单拆成很多小任务，让多个机器同时工作，极大提高了效率。每个机器负责一部分任务，最后再把结果合并起来，确保每个订单都准确完成。这就像SupraSNN里的突触操作一样，把复杂的神经网络任务拆分成许多小步骤，分配给不同的处理单元，同时用特殊的“合并线”把所有结果同步，保证整体的准确性和效率。这种设计让工厂（硬件）可以同时处理更多订单（突触事件），节省时间和能源。它解决了过去只能逐个处理的问题，让整个系统变得更快、更节能，也更适应未来的复杂需求。
简单解释 像给14岁少年讲一样
你可以把大脑想象成一个超级复杂的学校，每个学生（神经元）都在不停地发信息（电信号）。以前，学校里每个学生都要轮流发信息，大家等着轮到自己，效率很低。现在，有了新方法，就像老师给每个学生发了一个特别的“快递包裹”，让他们可以同时发出信息，然后老师用一个超级聪明的“合并箱”把所有的快递整理好，确保每个学生的消息都能被正确接收和处理。这样，学校的工作效率大大提高，信息传递也更快了。这就像SupraSNN用多播树和合并树，把神经元的信号同时分发和同步处理，让整个大脑像一台高速运转的机器一样，既快又省电。这个方法让神经网络变得更聪明、更快，也更节能，就像你用一台超级快的电脑处理游戏或作业一样棒！
术语表
突触（Synapse）
神经元之间传递信号的连接点，负责信息的传递和调节。技术上是神经网络中的连接权重。在论文中，突触操作是微操作单元的基本单位。
描述突触事件的调度和硬件实现。
超标量（Superscalar）
一种处理器架构，能在每个时钟周期同时发射多条指令，提高指令级并行度。在本文中，借鉴超标量思想实现突触级别的高并行调度。
架构设计的灵感来源。
多播树（Multi-Cast Tree）
一种数据分发结构，用于高效将突触事件分发到多个处理单元，避免全局广播的能耗。
实现突触事件的高效分发。
合并树（Merge Tree）
一种同步合并结构，将多个突触贡献的部分和快速合并到神经元状态中，避免队列和锁的瓶颈。
确保突触操作的同步和确定性。
FPGA（现场可编程门阵列）
一种可编程硬件平台，用户可以根据需求定制硬件逻辑。本文在FPGA上验证架构性能。
硬件实现和验证平台。
稀疏连接（Sparse Connectivity）
连接中大部分权重为零，减少计算和存储需求。支持非结构化稀疏性是该架构的关键优势。
支持非结构化稀疏性和能耗优化。
神经元模型（Neuron Model）
描述神经元电信号处理的数学模型，如LIF模型。论文采用Leaky Integrate-and-Fire模型。
神经元状态更新的基础。
映射（Mapping）
将神经网络结构合理分配到硬件资源上的过程，影响性能和能耗。
硬件调度和资源优化。
调度（Scheduling）
确定突触事件执行顺序的策略，以最大化吞吐和资源利用。
优化突触操作的执行效率。
能效（Energy Efficiency）
单位能耗下的计算性能指标。本文强调通过架构优化提升能效。
衡量硬件性能的重要指标。
开放问题 这项研究留下的未解疑问
- 1 当前架构主要在FPGA平台验证，迁移到ASIC或其他硬件平台仍需优化，特别是在硬件资源利用率和成本控制方面。未来需要研究定制ASIC方案以实现更低能耗和更大规模的部署。
- 2 在极端稀疏或复杂连接的网络拓扑下，调度和映射的复杂度可能显著增加，影响实时性能和能耗表现。如何设计更智能的调度算法以适应不同稀疏性和连接结构，是未来的重要研究方向。
- 3 目前主要验证在视觉识别和时序任务，尚未充分测试在深层循环网络或多任务学习场景中的性能表现。未来需扩展架构支持多任务、多模态和在线学习能力。
- 4 架构设计复杂，硬件调试和软件调度的集成难度较大，可能限制其推广速度。需要开发更友好的设计工具和自动调度算法，以降低门槛。
- 5 能耗和延迟在极端条件下的表现仍需深入研究，特别是在动态变化的输入和复杂拓扑中，如何保持高效和稳定，是未来挑战。
应用场景
近期应用
视觉识别加速器
可部署在边缘设备中，用于快速、低能耗的图像分类任务，支持稀疏连接和复杂拓扑，满足实时性需求。
机器人感知系统
实现高效的时序信息处理，支持复杂传感器数据融合，提升自主机器人在动态环境中的反应速度和能耗表现。
医疗信号分析
用于处理大规模神经信号和生物数据，支持低延迟和低能耗的实时分析，推动神经科学研究和医疗诊断。
远期愿景
大规模神经形态芯片
未来可实现数百万突触的高效硬件平台，支持多任务、多模态学习，推动智能硬件普及。
自主学习系统
结合在线学习和自适应调度，打造能自主优化性能和能耗的神经形态系统，应用于自动驾驶、智能制造等领域。
原文摘要
Spiking Neural Networks (SNNs) offer a brain-inspired path toward highly efficient computation, but their practical deployment is constrained by the challenge of managing and executing their massive parallelism on physical hardware. This problem mirrors the historical challenge in processor design of moving beyond serial execution, a barrier broken by superscalar architectures that dispatch multiple instructions to parallel functional units. Drawing inspiration from this paradigm, we introduce a hardware-software co-design framework that treats synaptic events as parallelizable micro-operations. We present SupraSNN, a superscalar-inspired architecture that achieves high synapse-level parallelism by physically decoupling synaptic and neuronal computations. Within this architecture, a Multi-Cast Tree routes spike data to multiple parallel Synapse Processing Units serve as the computational pipelines, while a Merge Tree consolidates distributed results for processing by a unified Neuron Unit--deliberately centralizing complex neuron state dynamics to mitigate hardware overhead and resource duplication. The efficacy of this architecture is enabled by a sophisticated partitioning and scheduling framework that first maps the SNN onto hardware respecting memory constraints, then heuristic scheduling determines the synaptic execution order, maximizing throughput and resource utilization. Implementing a feedforward SNN trained on MNIST (93.44% accuracy), SupraSNN achieves 149 $μs$ inference latency and 0.025 mJ per image (0.276 nJ per synapse) on the Xilinx Zynq XC7Z020 FPGA--delivering 47.6% lower latency and 5.6$\times$ better energy efficiency than prior FPGA-based SNN accelerators. Beyond vision tasks, a recurrent SNN on the Spiking Heidelberg Dataset (71.82% accuracy) achieves 1.41 ms latency and 0.77 mJ per sample on XC7Z030.
参考文献 (20)
SPIKING NEURON MODELS Single Neurons , Populations , Plasticity
W. Gerstner
Spiker: an FPGA-optimized Hardware accelerator for Spiking Neural Networks
Alessio Carpegna, A. Savino, Stefano Di Carlo
Training Spiking Neural Networks Using Lessons From Deep Learning
J. Eshraghian, Max Ward, Emre O. Neftci 等
Efficient Processing of Spatio-Temporal Data Streams With Spiking Neural Networks
Alexander Kugele, T. Pfeil, Michael Pfeiffer 等
SaARSP: An Architecture for Systolic-Array Acceleration of Recurrent Spiking Neural Networks
Jeongjun Lee, Wenrui Zhang, Yuan Xie 等
Spike-based neuromorphic computing: An overview from bio-inspiration to hardware architectures and learning mechanisms
A. Gebregiorgis, A. Yousefzadeh, S. Eissa 等
The Heidelberg Spiking Data Sets for the Systematic Evaluation of Spiking Neural Networks
Benjamin Cramer, Yannik Stradmann, J. Schemmel 等
Scaling mixed-signal neuromorphic processors to 28 nm FD-SOI technologies
N. Qiao, G. Indiveri
A Fast and Energy-Efficient SNN Processor With Adaptive Clock/Event-Driven Computation Scheme and Online Learning
Sixu Li, Zhaomin Zhang, R. Mao 等
Networks of Spiking Neurons: The Third Generation of Neural Network Models
W. Maass
Are SNNs Truly Energy-efficient? — A Hardware Perspective
Abhiroop Bhattacharjee, Ruokai Yin, Abhishek Moitra 等
Loihi: A Neuromorphic Manycore Processor with On-Chip Learning
Mike Davies, N. Srinivasa, Tsung-Han Lin 等
Hardware implementation of spiking neural networks on FPGA
Jianhui Han, Zhao-lin Li, Weimin Zheng 等
Synapse-Centric Mapping of Cortical Models to the SpiNNaker Neuromorphic Architecture
J. Knight, S. Furber
Point-to-point connectivity between neuromorphic chips using address events
K. Boahen
Stitch-X: An Accelerator Architecture for Exploiting Unstructured Sparsity in Deep Neural Networks
Ching-En Lee, Y. Shao, Jie-Fang Zhang 等
A Scalable Multicore Architecture With Heterogeneous Memory Structures for Dynamic Neuromorphic Asynchronous Processors (DYNAPs)
S. Moradi, N. Qiao, F. Stefanini 等
Analog Memristive Synapse in Spiking Networks Implementing Unsupervised Learning
E. Covi, S. Brivio, Alexander Serb 等
The mnist database of handwritten digits
Yann LeCun, Corinna Cortes
Spiker+: A Framework for the Generation of Efficient Spiking Neural Networks FPGA Accelerators for Inference at the Edge
Alessio Carpegna, A. Savino, S. D. Carlo